如何考虑沉金PCB 设计时的可测试性？
户外旅行的原则之一是确保所有装备在练习环境中至少使用过一次。没有什么比不知道如何操作就把全新的设备拿出去更尴尬和潜在的危险了。低风险的演练是在被推入缺乏知识可能导致灾难或至少毁了一个周末的情况之前熟悉工具的绝佳机会。
制造商测试电子产品的原因和周末去露营的战士检查背包里所有物品的原因是一样的:在最容易调整的地方确定功能。然而，当零件按规格操作时，电路板的焊点必须经过彻底的可接受性测试。在设计过程中测试仔细的电路板准备本身就是一个设计因素;通常，测试不是详尽的，因为PCB没有采用测试设计(DFT)方法。这种综合方法的缺乏忽略了渗透到最终产品并最终影响客户满意度的组装缺陷。为了防止这样的问题，这里有一些可测试性设计指南，以确保您的下一个PCB设计为测试做好充分的准备。
设计PCB时要考虑的可测试性设计最佳实践
(相关资料图)
当审查DFT实现时，合同制造商将采取的第一步是咨询包含的客户测试规范。根据这些信息，开发出满足要求的测试方法。尽管测试工程师可以在必要时添加测试标准，但标准实践要求客户提供尽可能多的信息以满足期望。
合同制造商(CM)审查过程将在原理图上标记测试和连接点，作为检查布局时测试准备的一部分。在原理图中包含特定的测试点是另一个很好的设计实践，可以帮助配置经理加快周转时间。与测试方法相结合的设计评审将有助于确定所需夹具的类型，以及是否有必要对设计进行任何修改以增加测试程序的总故障覆盖率。然后，这些信息合并到测试指令(TI)文档中，并附有测试技术人员在测试期间使用的描述、插图和期望。
将最大可测试性纳入布局
在设计印刷电路板的可测试性时，需要记住一些重要的考虑因素:
ICT点必须在每个设计网络上，以完成测试覆盖。
这些测试点与组件和垫片之间必须有50mil的间隙。
这些测试点也必须有一个100米间隙板的边缘。
ICT可以同时在电路板的两侧进行，但您应该提前与CM进行设置。
测试电路板的另一个关键方面是在工作台上进行功能或测量测试的时间。测试程序要求有足够的探针点对基本电路进行人工测试。虽然测试点通常指的是在线或飞行探针测试，但探针点是设计得足够大的通孔，以便技术人员可以使用探针、电线或头针进行手动测试。
您的CM解决了PCB可测试性问题
可测试性设计是另一个对制造设计(DFM) PCB的约束。尽管如此，通过向您的CM提供测试规范以及原理图中注明的测试和探测点，并遵守布局中测试点的最小间距规则，您将很好地获得完全可测试的PCB。但是，您可以做一些其他的事情，这也将是有帮助的:尽早咨询您的CM关于您的设计。这样，你就可以得到你的问题的答案，并确定他们需要什么来测试你的板。
